

JPA 60-176093

[OBJECT]

To provide a technique for selectively displaying a desired image without difficulty.

[SOLUTION]

An image display device comprises a plurality of image memories which store images; an image selection memory which stores image selection information that represents an image to be displayed on an overlap area; and an image display control circuit which selects one or more desired images, based on the image selection information.

The image display device selects at least one desired image in the overlap area.

[SELECTED FIGURE] Fig. 1

④日本国特許庁 (JP) ⑤特許出願公開
⑥公開特許公報 (A) 昭60-176093

⑦Int.Cl.
G 09 G 1/06
1/02

識別記号 庁内整理番号
7923-5C
7923-5C

⑧公開 昭和60年(1985)9月10日

審査請求 有 発明の数 1 (全7頁)

⑨発明の名称 画像表示装置

⑩特 願 昭59-33070
⑪出 願 昭58(1984)2月23日

⑫発明者 高橋 茂 海老名市本郷2274番地 富士ゼロックス株式会社海老名事業所内

⑬出願人 富士ゼロックス株式会社 東京都港区赤坂3丁目3番5号

⑭代理人 弁理士 中村 稔 外3名

明細書

⑮発明の名称 画像表示装置

⑯特許請求の範囲

(1) 複数の画像情報の重ね合せ表示が可能な画像表示装置において、

画像情報を記憶する複数個の画像メモリと、複数の画像情報により発生する重ね合せ領域にどの画像情報を表示するかの画像選択情報を記憶する画像選択メモリと、

前記画像メモリからの画像信号及び画像選択メモリからの画像選択信号に基づき/又は以上の所望の画像情報を選択する画像表示制御回路と、

を含み、

重ね合せ領域においては、/又は以上の所望の画像情報を表示されることを特徴とする画像表示装置。

⑰発明の詳細な説明

⑱業上の利用分野

本発明は画像表示装置、特に複数の画像情報を重ね合せ表示が可能な画像表示装置に関するものである。

⑲従来技術

文字、図形等の画像情報を表示器上に表示する画像表示装置が周知であり、画像表示装置においては、複数の画像情報を重ね合せ表示するものが提案されている。このような重ね合せ表示が可能な画像表示装置においては、複数の画像情報を貯える画像メモリ(以下Wメモリという)と、これら複数の画像情報をから所望の選択操作を行つた結果を貯える画像メモリ(以下Fメモリという)とが設けられている。そして、重ね合せ領域に所望の画像情報を選択表示する際には、Fメモリ上で複数の画像情報間に発生する重ね合せ領域について、Fメモリ上での位置を算出し、更にこの重ね合せ領域に表示する画像情報のWメモリ上での位置を算出し、その後、両メモリ間で画像情報の転

送を行う必要があつた。

このため、従来の画像表示装置においては、両メモリでの位置の算出及び両メモリ間の画像情報の転送に長時間を要し、煩雑となり、また、応答性が悪いという問題があつた。更に、選択表示された画像情報群の1つに新たに文字、図形等の画像情報を付加する際にも、前記と同様に、各画像情報間の重ね合せ状況に応じて追加画像情報のFMメモリ上への転送を行う必要があり、煩雑であるという欠点があつた。

発明の目的

本発明は前記従来の課題に鑑み為されたものであり、その目的は、所要の画像情報を選択表示の際に、煩雑な操作を行う必要がなく、画像選択メモリ内の画像選択情報を單に変更するのみで、各種の選択表示を高速に得ることができ、更に、選択された画像情報の追加、変更の際に、各画像情報間の重ね合せ状況を考慮することなく行うことができる画像表示装置を提供することにある。

発明の構成

-3が設けられている。画像メモリ10-1～10-7からの画像信号100-1～100-7は、それぞれ、並直列変換器14-1～14-7を介して画像表示制御回路16に供給され、同様にして、画像選択メモリ12-1～12-3からの画像選択信号102-1～102-3は、それぞれ、並直列変換器18-1～18-3を介して画像表示制御回路16に供給される。そして、画像表示制御回路16は、画像信号100-1～100-7及び画像選択信号102-1～102-3に基づいて所要の画像情報を選択し、表示信号104を表示器20に供給し、これにより、表示器20の重ね合せ領域においては、所要の画像情報が選択表示されることとなる。

次に、第2A～2D図、第3A～3F図に基づいて、第1図のプロック回路を更に詳細に説明する。

第2A、2B、2C図には、画像メモリ10-1、10-2、10-3の設定状況が示され、第2D図には、画像メモリ10-1、10-2、

本発明は、複数の画像情報の重ね合せ表示が可能な画像表示装置において、画像情報を記憶する複数個の画像メモリと、複数の画像情報により発生する重ね合せ領域にどの画像情報を表示するかの画像選択情報を記憶する画像選択メモリと、前記画像メモリからの画像信号及び画像選択メモリからの画像選択信号に基づき1又は2以上の所要の画像情報を選択する画像表示制御回路と、を含み重ね合せ領域においては、1又は2以上の所要の画像情報を選択表示されることを特徴とする。

実施例

以下、図面に基づいて本発明の実施例を説明する。

第1図には、本発明の実施例による画像表示装置のプロック回路が示されている。

第1図において、画像情報を記憶するために、7個の画像メモリ10-1～10-7が設けられ、更に、複数の画像情報により発生する重ね合せ領域にどの画像情報を表示するかの画像選択情報を記憶するために、画像選択メモリ12-1～12-3

10-3による表示器20上の重ね合せ領域が示されている。また、第3A、3B、3C図には、画像選択メモリ12-1～12-3によるEV領域の設定状況が示され、同様に、第3D、3E、3F図には、画像選択メモリ12-1～12-3によるEV'領域の設定状況が示されている。

第2A図において、画像メモリ10-1(以下FM10-1という)には画像情報Aが記憶され、第2B図において、画像メモリ10-2(以下FM10-2という)には画像情報Bが記憶され、同様にして、第2C図において、画像メモリ10-3(以下FM10-3という)には画像情報Cが記憶されている。そして、FM10-1、10-2、10-3内の画像情報A、B、Cを全て表示器20上に表示すると、第2D図に示されるように重ね合せ領域が発生し、第2D図においては重ね合せ領域は外線部で示されている。以下、重ね合せ領域をEVと記し、画像情報Cの重ね合せ領域を特にEV' と記す。このEV領域の表示パターンには、次の4つの場合がある。

- (I) 画像情報 A を表示する場合、
- (II) 画像情報 B を表示する場合、
- (III) $\theta V'$ 領域には画像情報 C を表示し、 θV 領域から $\theta V'$ 領域を差し引いた領域 $\theta V - \theta V'$ には画像情報 A を表示する場合、
- (IV) $\theta V'$ 領域には画像情報 C を表示し、 θV 領域から $\theta V'$ 領域を差し引いた領域 $\theta V - \theta V'$ には画像情報 B を表示する場合。

まず、(I) 画像情報 A を表示する場合について説明する。

この場合には、予め初期化されている画像選択メモリ $\theta M 12-3, 12-2, 12-1$ (以下 $\theta M 12-3, \theta M 12-2, \theta M 12-1$ という) により、画像情報 A の記憶されている $\theta M 10-1$ の内容を θV 領域に表示するために、画像選択情報 $(\theta I-3, \theta I-2, \theta I-1) = (0, 0, 1)$ を画像選択メモリ $(\theta M 12-3, \theta M 12-2, \theta M 12-1)$ の θV 対応領域 $(\theta V M-3, \theta V M-2, \theta V M-1)$ に設定し、すなわち $(\theta V M-3, \theta V M-2, \theta V M-1) = (0, 0, 1)$ と設定する。これにより、 θV 領域では、画像情報 A が表示されることとなる。

(II) 画像情報 B を表示する場合、 θV 領域には画像選択メモリ $(\theta M 12-3, \theta M 12-2, \theta M 12-1)$ の θV 対応領域 $(\theta V M-3, \theta V M-2, \theta V M-1)$ では、画像選択情報 $(\theta I-3, \theta I-2, \theta I-1) = (0, 0, 1)$ となり、このため、 θV 領域では、画像情報 A が表示されることとなる。

同様にして、(III) 画像情報 B を表示する場合には、画像情報 B の記憶されている $\theta M 10-2$ の内容を θV 領域に表示するために、画像選択メモリ $(\theta M 12-3, \theta M 12-2, \theta M 12-1)$ の θV 対応領域 $(\theta V M-3, \theta V M-2, \theta V M-1)$ では、画像選択情報 $(\theta I-3, \theta I-2, \theta I-1) = (0, 1, 0)$ を設定する。これにより、 θV 領域では、画像情報 B が表示されることとなる。

次に、 $\theta V - \theta V'$ 領域には画像情報 C を表示し、 $\theta V - \theta V'$ 領域には画像情報 A を表示する場合について説明する。

この場合には、前記と同様にして、 $\theta V - \theta V'$

領域に画像情報 A を表示する。更に、画像情報 C の記憶されている $\theta M 10-3$ の内容を $\theta V'$ 領域に表示するために、画像選択メモリ $(\theta M 12-3, \theta M 12-2, \theta M 12-1)$ の $\theta V'$ 対応領域 $(\theta V' M-3, \theta V' M-2, \theta V' M-1)$ では、画像選択情報 $(\theta I-3, \theta I-2, \theta I-1) = (0, 1, 1)$ を設定する。これにより、 $\theta V'$ 領域では、画像情報 C が表示されることとなる。

また、(IV) $\theta V'$ 領域には画像情報 C を表示し、 $\theta V - \theta V'$ 領域には画像情報 B を表示する場合には、上記と同様にして行う。

以上のように、画像選択メモリ $(\theta M 12-3, \theta M 12-2, \theta M 12-1)$ の θV 対応領域 $(\theta V M-3, \theta V M-2, \theta V M-1)$ 、あるいは $\theta V'$ 対応領域 $(\theta V' M-3, \theta V' M-2, \theta V' M-1)$ において、画像選択情報 $(\theta I-3, \theta I-2, \theta I-1)$ を適当に設定することにより、前記通りの表示パターンを得ることができます。

そして、下記の表1には、画像選択メモリ $(\theta M 12-3, \theta M 12-2, \theta M 12-1)$ による画像選択情報 $(\theta I-3, \theta I-2, \theta I-1)$ の設定法が示されている。この表1から、画像選択情報 $(\theta I-3, \theta I-2, \theta I-1)$ を適当に設定することにより、 θV 領域に所望の画像情報が表示されることが理解される。

表示		
01-3	01-2	01-1
0	0	11010101
0	0	01100111
0	0	00011111

示回路24では、所望の画像信号100-1～100-7が有効状態となり、所望の選択表示が行われることとなる。

例えば、画像選択情報(01-3, 01-2, 01-1)が(0, 0, 0)である場合には、表示許可信号106-1～106-7は全て「1」レベルとなり、全ての画像メモリ10-1～10-7からの画像信号100-1～100-7が表示器20に供給される。また、画像選択情報(01-3, 01-2, 01-1)が(0, 0, 1)である場合には、表示許可信号106-1は「1」レベルとなり、画像メモリ10-1の画像信号100-1が表示器20に供給される。更に、画像選択情報(01-3, 01-2, 01-1)が(0, 1, 0)である場合には、表示許可信号106-2は「1」レベルとなり、画像メモリ10-2の画像信号100-2が表示器20に供給される。更に、画像選択情報(01-3, 01-2, 01-1)が(0, 1, 1)である場合には、表示許可信号106-3は「1」レベルとな

る。次に、第1図において、画像メモリ(FM10-1～FM10-7)、画像選択メモリ(0M12-1～0M12-3)は、それぞれ並列にラスタスキャン方向に同期し、画像信号100-1～100-7、画像選択信号102-1～102-3は、その画素単位にドット情報として読み出され、画像表示制御回路16に供給される。この画像表示制御回路16は、第4図に示されるように、判定回路22と、画像表示回路24と、を含み、判定回路22は、画像選択信号102-1～102-3に基づき、表示許可信号106-1～106-7を画像表示回路24に供給し、該表示許可信号106-1～106-7により、所望の画像信号100-1～100-7を有効状態とすることができる。すなわち、判定回路22は、画像選択信号102-1～102-3の画像選択情報(01-1, 01-2, 01-3)に基づいて所定の処理を行い、表示許可信号106-1～106-7の1又は複数の信号を「1」レベルとして該信号を有効状態とし、これにより、画像表

り、画像メモリ10-3の画像信号100-3が表示器20に供給される。

そして、下記の表3には、画像選択情報(01-3, 01-2, 01-1)、表示許可信号106-1～106-7、画像メモリFM10-1～FM10-7の関係が示されている。この表3から、画像選択情報(01-3, 01-2, 01-1)を適当に設定することにより、所定の表示許可信号106-1～106-7が「1」レベルとなり、所望の画像情報が選択表示されることが理解される。

表 2

画像選択情報 入力			表示許可信号 (0: OFF 状態 1: ON 状態)								意味
01-3	01-2	01-1	106 -7	106 -6	106 -5	106 -4	106 -3	106 -2	106 -1		
0	0	0	1	1	1	1	1	1	1	1	全ての画像メモリの表示の許可
0	0	1	0	0	0	0	0	0	1	1	画像メモリ FM 10-1 の表示許可
0	1	0	0	0	0	0	0	1	0	0	FM 10-2 の表示許可
0	1	1	0	0	0	0	1	0	0	0	FM 10-3 の表示許可
1	0	0	0	0	0	1	0	0	0	0	FM 10-4 の表示許可
1	0	1	0	0	1	0	0	0	0	0	FM 10-5 の表示許可
1	1	0	0	1	0	0	0	0	0	0	FM 10-6 の表示許可
1	1	1	1	0	0	0	0	0	0	0	FM 10-7 の表示許可

なお、第5図には、判定回路22の構成が示され、第6図には、画像表示回路24の構成が示されている。

第5図において、判定回路22は、アンド回路26-1～26-8、オア回路28-1～28-7を含み、画像選択信号102-1～102-3は、直接あるいは反転されてアンド回路26-1～26-8に供給され、画像選択信号102-1～102-3の組合せにより、7個のアンド回路26が働く。そして、アンド回路26-1～26-8からの信号はオア回路28-1～28-7に適当に印加され、該オア回路28-1～28-7から、表示許可信号106-1～106-7が出力される。また、第6図において、画像表示回路24は、アンド回路30-1～30-7、オア回路32を含み、画像信号100-1～100-7はアンド回路30-1～30-7の一方の入力端に供給され、表示許可信号106-1～106-7はアンド回路30-1～30-7の他方の入力端に供給され、表示許可信号106-1～

～106-7により、画像信号100-1～100-7のオンオフ制御が行われる。そして、アンド回路30-1～30-7からの信号はオア回路32に供給され、該オア回路32から、表示信号104が出力される。

従つて、第5、6図の判定回路22、画像表示回路24によれば、前述した表2のような処理作用を行うことができ、所望の画像情報を選択表示することが可能となる。

以上のように、第4図の画像表示制御回路16においては、判定回路22は、画像選択信号102-1～102-3に基づいて表示許可信号106-1～106-7を出力し、画像表示回路24は、表示許可信号106-1～106-7に基づき該表示許可信号106-1～106-7に対応する画像信号100-1～100-7を有効状態とし、表示端20に供給する。これにより、表示許可信号106-1～106-7に対応して、所定の画像信号100-1～100-7のドット情報が表示器20に供給され、所望の選択表示回

像が得られることとなる。

また、選択表示の際、画像情報A、B、又はCにおいて(第2A～2D図参照)、0V領域における直線、文字等の画像情報を追加、変更等する場合に、従来装置と異なり、重ね合せ領域、選択表示状況を意識することなく、該当する画像情報を追加、変更等を行うのみで所望の選択表示画像を得ることが可能となる。

発明の効果

以上説明したように、本発明によれば、所望の画像情報の選択表示の際に、煩雑な操作を行う必要がなく、画像選択メモリ内の画像選択情報を單に変更するのみで、各種の選択表示を高速に得ることができ、更に、選択された画像情報の追加、変更の際に、各画像情報間の重ね合せ状況を考慮するととなく行うことができる。

各図面の簡単な説明

第1図は本発明の実施例による画像表示装置のプロック回路図、

第2A、2B、2C図はそれぞれ画像メモリ

10-1、10-2、10-3による設定状況を示す説明図、

第3D図は表示器20上の重ね合せ領域を示す説明図、

第3A、3B、3C図はそれぞれ画像選択メモリ12-1、12-2、12-3による0V領域の設定状況を示す説明図、

第3D、3E、3F図はそれぞれ画像選択メモリ12-1、12-2、12-3による0V領域の設定状況を示す説明図、

第4図は画像表示制御回路のプロック回路図、第5図は判定回路の構成図、

第6図は画像表示回路の構成図である。


10-1～10-7…画像メモリ、

12-1～12-3…画像選択メモリ、


16…画像表示制御回路、

100-1～100-7…画像信号、


102-1～102-3…画像選択信号。




第2A図




第2B図





第2C図




第2D図



第3A図 第3B図 第3C図




第4図



第 5 図

特許昭60-176093 (7)



第 6 図

